NEWS一覧

 

メンターグラフィックス

 
2009-10-22 GLOBALFOUNDRIESがメンターとの複数年契約で「Calibre」プラットフォームを導入
2009-10-21 ケイデンスとARMが次世代SoC設計フローの構築で提携
2009-10-21 ジーダットが統合回路設計ツールの新製品C3（Circuit-Cube）の販売を発表
2009-10-21 アクティブテクノロジーがOVMで動作するAPBバスの検証IP「APB@VIP」を発売
2009-10-21 =PR= アパッチデザインソリューションズからのお知らせ「Apache Technology Forum 2009のご案内」
2009-10-21 STARCとケイデンスが次世代アナログミックスシグナル設計フロー「STARCAD-AMS」を構築
2009-10-20 TOOL、レイアウト表示プラットフォーム「LAVIS」をバージョンアップ
2009-10-19 =PR=　ESLユーザー必見!　11/6 Cynthesizerユーザー交流会開催
2009-10-15 =PR= 10/28 Atrentaから第2回User's Meeting開催のお知らせ
2009-10-15 FMSL、ケイデンスの検証ソリューションでSoC検証の生産性/予測性向上を実現
2009-10-13 シノプシス、満を持してMatlab Mファイルからの高位合成ツール「Synphony」を発表
2009-10-08 【DACの話】富士通研、CedarとOVMを組み合わせて検証品質/検証効率を向上
2009-10-08 【DACの話】カリプト、独自のシーケンシャル・アナリシス技術で不況下でも売上げ増
2009-10-07 ケイデンスがTLMドリブン設計/検証ソリューションを拡張し組込み開発環境と連携
2009-10-07 STエリクソンがBerkeleyDAの「Analog FastSPICE」プラットフォームを採用
2009-10-06 ケイデンス、フォーマルとダイナミックのハイブリッド検証ツール「Incisive Enterprise Verifier」を発表
2009-10-05 米カーボンのESLモデル自動生成ツールとARMのAXI設計ツールが連携
2009-10-02 ケイデンスがPCI Express 3.0向けのOVMベース検証IPを発表
2009-10-02 富士電機デバイステクノロジー、ケイデンスの回路シミュレータで開発コストを30%減
2009-10-02 AccelleraがOVM/VMM準拠のVIP(検証IP）の利用ガイドを発表
2009-10-02 アドバンテストと米D2SのコラボレーションでEB直描時間を1ケタ短縮
2009-10-01 東芝が英パルシック社の配線ツールを次世代メモリのレイアウト設計に適用
2009-10-01 TSMCがメンターの低消費電力RTL-to-GDSIIツールフローをリファレンス・フロー10.0に採用
2009-10-01 IBM、チャータード、サムスンのCommon Platform連合がシノプシスのIC Validatorを32nmデザインルール・チェック・ツールに認定
2009-10-01 高位合成ツール米フォルテがデータパス合成ツールの米Arithmaticaを買収
2009-10-01 2009年Q2(4-6月）世界EDA売上は前年比15.8％減の11億2550万ドル
2009-08-06 【DACレポート3】Bluespec、FPGAエミュレーション向けの新製品を披露
2009-08-05 【DACレポート2】メンター、活況なESLソリューションにLowPower機能を投入
2009-08-04 【DACレポート1】今年のキーワードはESLとLow Power（＝Green）
2009-08-02 ケイデンス売上報告、2009年Q2（4-6月）は前年比約32％減の2億1000万ドル
 

｜ページの先頭へ｜