【Verify 2010開催！】Verification Tool のリーティング・ベンダが最先端の検証技術をお届けする検証技術セミナーの決定版

【EDSFレポート】シーケンスデザイン、間もなくアナログ設計向けの電源配線検証ツール「Columbus Rail Check」をリリース

EDSF2008に出展していた、シーケンスデザインのブースレポート。

シーケンスデザインは、この2月にリリース予定の新製品「Columbus Rail Check」を展示。「Columbus Rail Check」は、アナログ設計向けの電源配線検証ツールで、配線の抵抗値を抽出してフォーマル検証を実行。もう一つ、春にリリースされる新製品「Columbus Rail Analyzer」は、アナログデザインにおける電源配線のエレクトロマイグレーション解析を実行できるという。

また、RTLレベルでの消費電力解析ツール「Power Theater Explorer」は、2月にPowerフォーマット「CPF」をサポートした新バージョンがリリースされるほか、新たにRTLの最適化機能（消費電力の面で最適化されたRTLを出力）が追加され、今年のDAC頃には正式リリースされる予定との事。もう一つのPowerフォーマット「UPF」への対応も平行して進められていると聞いた。

尚、EDSF2008開催前に米国で発表されたプレスリリースによると、シーケンスのRLC抽出ツール「Columbus-AMS」のユーザーであるNECは、スーパーコンピュータ「SX-9」の新型プロセッサ（65nm）の開発に「Columbus-AMS」を適用。1コアで102.4GFLOPSという超高速演算能力を持つ同プロセッサは、既にテープアウトに成功しているという。

プレスリリース：http://www.sequencedesign.com/newsevents/011608.php

※シーケンスデザイン株式会社
http://www.sequencedesign.com

• ホーム
• 当サイトについて
• プレスリリース受付
• EDAリンク集