ビラージロジックのメモリIP「SiWare」がTSMC 28nmプロセスに対応

2010年4月14日、メモリIPの大手ビラージロジックは、TSMCのHigh-K Metal Gate(28nm HP)プロセスに対応した、28nmSiWareメモリ・コンパイラとSiWareロジックライブラリ一式を発表した。

プレスリリース文

発表によると、既に2社がビラージロジックの28nm SiWare(TM)メモリ技術を採用。ビラージロジックは、2009年後半に初の28nmテストチップのテープアウトに成功し、昨年12月より28nmメモリ・コンパイラのフロントエンドの提供を開始しているという。

同社の過去の発表によると、国内顧客としては旧NECエレクトロニクスやシャープなどの名が挙がっている。

※ビラージロジック株式会社

• ホーム
• 当サイトについて
• プレスリリース受付
• EDAリンク集