TSMC、65nmサインオフ・フローにAzuroの低電力CTSツール「PowerCentric」を採用

2010年4月12日、クロックツリー合成ツールを手掛ける米Azuro社は、TSMCが65nm向けIntegrated Signoff Flowにて同社の「PowerCentric」を採用した事を発表した。

プレスリリース文

発表によると、Azuroの低消費電力化向けクロック・ツリー合成ツール「PowerCentric」がTSMCのフローに載る事で、TSMC顧客はクロック・パワーを25％以上削減する事が可能。その際、利用する配置配線ツールはケイデンス、シノプシスどちらでも構わない。

「PowerCentric」は、一般的に別々に行われるクロック・ゲーティング挿入とクロックバッファ挿入を統合した形で処理し低消費電力化を実現。ダイナミック・パワーの削減の他にクロック・スキューの改善による遅延低減という効果も得られる。

TSMCの65nm向けIntegrated Signoff Flowは、シノプシスの配置配線ベースのフローを1stリリースとして発表。続いてケイデンスの配置配線ベースである今回の2ndリリースとなっている。

※Azuro社

• ホーム
• 当サイトについて
• プレスリリース受付
• EDAリンク集