NEWS
中国ファブレスHiSiliconがSynopsysのIC Compilerを用いて消費電力削減に成功
2011年4月26日、SynopsysはHiSilicon社によるIC Compilerの成功事例を発表した。
発表によるとHiSiliconは、「green networking」アプリケーションをターゲットとしたIC設計フローでSynopsysの配置配線ツール「IC Compiler」を採用。同ツールを用いた設計によってテープアウトを成功させ、チップとしてスタンバイ時の消費電力を40-50％削減する事に成功したという。
トラックバック(0)
トラックバックURL: http://www.eda-express.com/mt/mt-tb.cgi/2480
｜ページの先頭へ｜
コメントする