NEWS
CadenceがTSMC EDA Partner Awardに選ばれる-3D-IC設計のコラボで
2011年11月14日、Cadenceは、TSMCの「EDA Partner Award」を受賞したことを発表した。
発表によると今回の受賞はCadenceの3D-IC技術に対する評価によるもので、TSMCはシリコンインターポーザを用いた3Dテスト・チップの実装をCadenceの3D-ICソリューションで実施。同プロジェクトでは、シリコンインターポーザ上にSoCとeDRAMが実装された。
TSMCとCadenceは、3D-ICに関する強力なコラボレーション体制を築いているという。
トラックバック(0)
トラックバックURL: http://www.eda-express.com/mt/mt-tb.cgi/2722
｜ページの先頭へ｜
コメントする