NEWS

 
SIEMENS
s2c
 

トプスとCMエンジニアリングがMentorのエミュレータで機能検証を2500倍高速化

2013年11月18日、Mentor Graphicsは、プロセッサ・コアを手掛けるIPベンダ、トプスシステムズと機能検証ソリューションとIP販売を手掛けるCMエンジニアリングの両社による、同社機能検証ツールの成功事例を発表した。

プレスリリース文

発表によると、トプスシステムズとCMエンジニアリングの両社は、トプスシステムの開発した超高速メニーコア・プロセッサの機能検証において、Mentorのエミュレータ「Veloce」とVeloceのオプションであるトランザクション・ベース・シミュレーション高速化のための通信リンク「TestBench XPress」を用いることで、単体のシミュレータ環境よりも最大2500倍高速な機能検証を実現した。

「TestBench XPress」は、シミュレーション用のテストベンチをエミュレータ上で再利用するためのオプション機能で、ホスト上のアンタイムドなC/C++、SystemC、SystemVerilogのトランザクション・ベースのテストベンチと「Veloce」に実装されたSoCをSCE-MIインタフェースによって通信させるもの。

CMエンジニアリングは、今回トプスシステムズのメニーコア・プロセッサの機能検証を実施するにあたり、トランザクション・レベルのUVMテストベンチの一部をVeloceに実装する事でシミュレーションを高速化。QuestaとVeloceの接続に「TestBench XPress」を用いた。同UVMテストベンチには、、ISSによる命令実行トレース(期待値)とメニーコア・プロセッサのエミュレーション結果とを照合する機能が含まれており、トプスシステムズ代表の松本氏は、「命令粒度での各プロセッサコアの実行結果のダイナミックな期待値照合結果に基づいてエミュレータを制御することで、メニーコアの検証およびデバッグ効率を格段に向上にできた」とコメントしている。

尚、CMエンジニアリングはシミュレーションの高速化にあたり、Veloce上のメニーコア・プロセッサのモニター情報をVeloce内でバッファリングし、適切な頻度でホスト側に送信する形で通信量と回数を削減。このチューニングと「TestBench XPress」の高速化オプションによって、単体シミュレータ環境と比較して最大2500倍という高速な機能検証を実現したという。

「TestBench XPress」は、「Veloce」とセットで導入されるケースが多いようで、これまでMentorはBroadcom、Altera、ST Microsystemsなどによる「Veloce」と「TestBench XPress」のセット採用を発表している。

メンター・グラフィックス・ジャパン株式会社

= EDA EXPRESS 菰田 浩 =

(2013/11/20 )

 

ページの先頭へ