NEWS

 
メンターグラフィックス
 

Cadenceが新型並列シミュレータと新型プロトタイピング・システムをリリース※訂正あり

2017年2月28日、Cadenceは検証分野の新製品「Xcelium Parallel Simulator」と「Protium S1」を発表した。 ※訂正あり

プレスリリース文(Xcelium Parallel Simulator)
プレスリリース文(Protium S1)

新製品「Xcelium Parallel Simulator」は、「Verilog XL」、「Incisive」に続く第三世代のシミュレータと謳われる製品で、Cadenceが昨年買収したRocketick社のマルチコア並列シミュレーション技術をベースに開発されたもの。同技術は簡単に表現するとシミュレーション処理を並列化して自動的にコアに割り当てるもので、シングルコアでも平均2倍、マルチコアでは3-10倍以上高速なシミュレーションを実現。用途で比較すると、その実行時間はRTLシミュレーションで平均3倍、ゲートレベル・シミュレーションで平均5倍、DFTの並列シミュレーションで平均10倍の高速化が可能だという。(ユーザーデータに基づく第2世代製品との性能比較結果)

CDNS_Veri2017_01.gif
CDNS_Veri2017_02.gif


「Xcelium Parallel Simulator」は既に先行ユーザーに利用されており、ARMとSTMicroelectronicsがそのパフォーマンスについて以下のようにコメントしている。

ARM:「Xcelium Parallel Simulator」によってARMベースのSoC設計において、ゲートレベルのシミュレーションが4倍、RTLシミュレーションが5倍高速になることを確認。

STMicroelectronics:「Xcelium Parallel Simulator」によってシリアルモードのDFT検証時間を8倍高速化できた。


もう一つの新製品「Protium S1」は、既存のFPGAプロトタイピング・システム「Protium」の上位新製品という位置付けで、ボード上にXilinxの20nm FPGA「Virtex™ UltraScale™」を搭載。Cadenceは「Protium S1」のデザイン容量を明らかにしていないが、既存製品の6倍という表現から想像すると最大6億ゲートのデザイン容量という事になる。

「Protium S1」の特長としてCadenceが強調するのは「検証環境立ち上げ期間の早さ」で、「Protium S1」は同社のエミュレータ「Palladium® Z1」と共通のコンパイル・フローを採用しているため既存の検証環境を再利用する事が可能。これにより検証環境の立ち上げが楽になる。ちなみにCadenceによると既存の検証環境を最大80%再利用できるという事だ。

CDNS_Veri2017_03.gif
ハードウェア・ベースの検証ソリューションとしては、大きくエミュレータとFPGAプロトタイピング・システムの2種類の製品が市場にあり、エミュレータではCadence,Mentor,Synopsysの製品が、FPGAプロトタイピング・システムではSynopsysの製品が市場を牽引している。

そういった市場の中で、エミュレーションとFPGAプロトタイピングの両製品を提供し、それら製品の柔軟な使い分けを謳っているのはCadenceのソリューションだけで、今回発表した「Protium S1」はハードウェア・ベース検証ソリューションにおける競合製品との差別化のためのCadenceの更なる一手と言える。

日本ケイデンス・デザイン・システムズ社

= EDA EXPRESS 菰田 浩 =

(2017/03/01 ) | トラックバック(0)

トラックバック(0)

トラックバックURL: http://www.eda-express.com/mt/mt-tb.cgi/3881

 

ページの先頭へ