NEWS

 
メンターグラフィックス
 

AldecがQEMUを用いたHW-SW協調検証ソリューションを発表

2017年4月17日、論理シミュレータ他、各種ASIC/FPGA設計ツールを手掛ける米Aldecは、オープンソースのCPUエミュレーター「QEMU」を用いたHW-SW協調検証ソリューションを中国で開催されたDVcon Chinaで発表した。

プレスリリース文

AldecのアプローチはQEMUと同社のFPGAベースのプロトタイピングボード「HESボード」を繋げるというもので、そのために独自のQEMUブリッジを用意した。

QEMUはAldecに限らず複数のEDAベンダが自社のソリューションに取り込んでおり、例えばMentorの「VISTA」やASTCの「VLAB」などがシステムレベル・シミュレーション用のCPUモデルとして利用可能としていた。

現在、ARMに限らずXilinxのZynqや最近流行りのRISC-Vなど、多数のQEMUモデルが存在している。

話は逸れるが中国で開催されたDVCon Chinaは、米Accelleraが主催するワールドワイドなセミナー中心のイベントで、北米では25年の歴史を持つ。既に欧州、インドでも開催されており、今年は中国に続いてDVCon Japanも6月30日に開催される。

AldecはDVCon Japanにも出展予定なので、今回発表したQEMU&HESベースの協調検証ソリューションの展示を目にする事が出来るかもしれない。

アルデック・ジャパン株式会社

= EDA EXPRESS 菰田 浩 =

(2017/04/21 ) | トラックバック(0)

トラックバック(0)

トラックバックURL: http://www.eda-express.com/mt/mt-tb.cgi/3894

 

ページの先頭へ