



カリプト社、第三世代の高位合成テクノロジーに基づく Catapult 8 プラットフォームを発表

カリフォルニア州サンノゼ市発 - 2014年12月2日 - ローパワー・ソリューション、高位設計と検証におけるリーダーであるカリプト・デザイン・システムズ社は、本日、業界初の第三世代、高位合成(HLSテクノロジーに基づく Catapult 8プラットフォームを発表しました。

顧客の意見と長年に渡る研究と開発により、Catapult 8 プラットフォームは、そのアーキテクチャを一新し、高位合成がより広範囲に活用されるよう、設計と検証をより早く収束できるようになりました。Catapult 8 プラットフォームは、新しい Configurable Hierarchical Design Architecture を備え、次のような特徴を持っています。

- 複雑な設計を収束させるために必要なユーザーからの制御性と予測性
- 10 倍のキャパシティを持つ、包括的な設計管理とデザインの組み立て機構
- 標準的な機能検証メソッドとの統合
- パワーと検証に最適化されたレジスタ・トランスファ・レベル(RTL)コード
- SystemC と C++の 2 つの言語をネイティブにサポート

Catapult 8 プラットフォームは、従来にないユーザーからの制御を可能にし、どの部分を最適化するのか、RTL IP の統合に必要な「トップダウン」もしくは「ボトムアップ」の合成などに対応します。新しい Catapult 8 のデータベースとスマート・キャッシング技術では、少なくとも 10 倍のキャパシティの向上が得られ、大規模なサブ・システムの合成が可能になりました。今日、合成された RTL に要求されているのは、面積と性能の目標を満たす事に留まらず、パワーや検証要件にも最適化されていることです。

検証に最適化された RTL とは、UVM をベースにしたフローや、業界あるいは自社スタンダードの検証フローに即座に取り入れられるコードを意味します。さらに、この新しいアーキテクチャは、入力言語として SystemC と C++ の両方をネイティブにサポートすることを意図して開発されました。

「Catapult 8 を使用することにより、当社の数百万ゲート規模のデータ・プロセッシング用ハードウェアを効率的に合成することができるようになりました」と Thales Alenia Space France 社、ASIC/FPGA デザイングループ長、Emmanuel Liégeon 氏は述べています。「私たちは各プロジェクトの設計／検証ニーズに応じて C++ あるいは SystemC のいずれかで記述し、Catapult のコンフィギュレーション可能な階層合成テクノロジーを使用して、はるかに大規模なデザインの合成を行うことができます。」

「Catapult 8 は急速に進化する C++ アルゴリズムを調査し、最善の面積、パワー、性能を実現するために最適化することができます。これらの機能と当社の HLS に関する経験実績を基に、私たちは当社の IP をより効率的に再利用、リターゲットするために、新しい IP 開発を合成可能な C++ に移行することを決定しました」と ST Microelectronics 社、統合プラットフォーム部門、フロントエンドチーム、ハードウェア・プロジェクト・リーダー、Michael Giovannini 氏は述べています。

ネイティブな 2 つの言語から検証とパワーに最適化された RTL の生成が求められる HLS

HLS の入力言語として SystemC を採用するか、あるいは C++ にするかという選択は、両者の技術的な違いや、採用したデザイン・フローによって決まります。その結果、ひとつの会社の中で両方の言語を使用することが一般的になりつつあります。Catapult 8 プラットフォームの SystemC と C++ をサポートする新しいネイティブなバイリンガル機能は、異なるプロジェクト・チームの要求に応えつつ、単一の HLS プラットフォームでの社内標準化を可能にします。

RTL 検証の負荷は SoC デザインの大きな問題になっています。高位合成やその検証メソッドの導入は、シミュレーションを 1000 倍高速化し、検証やデバッグを加速させることによってこれを軽減します。新しい Catapult 8 プラットフォームは、合成の段階で設計情報を抽出することで検証に最適化された RTL を生成し、C++ あるいは SystemC 向けのテストから派生させたカバレッジ・テストを用い、RTL シミュレーションでのカバレッジが最大になるようにし

ます。Catapult GUI は、RTL 上でのハードウェア構造を C++ソースに関連づけることができ、検証ホールが検出された場合にもカバレッジ・テストを追加することが可能になります。その結果、Catapult 8 では、機能力カバレッジと構造(ストラクチャル)カバレッジの両方を満たすコストが劇的に減少し、より短期間で検証を収束することができます。

パワーの削減は多くのアプリケーションで重要な設計目標になっています。高位合成の段階でローパワー要件に対応することができれば、パワーを大幅に削減することが可能です。Catapult 8 は、クロックの境界を越えてデザインを深く解析するため、ユーザーはパワー、面積、性能の目標を実現する最適なデザイン・ソリューションを得るために、様々なマイクロアーキテクチャ候補を探求することができます。

「第二世代の高位合成ツールは素晴らしい品質(QoR)を実現しましたが、一部の設計者は HLS を使用する事に納得しませんでした。彼らは設計収束のために、広範な制御性や HLS フローが持つ優れた検証能力と UVM のような標準検証メソッドロジの更なる統合を必要としていました。」とカリプト社社長兼 CEO の Sanjiv Kaul は述べています。「私たちは、従来の Catapult プラットフォームの強化とサポートを継続しながら、新しいアーキテクチャの開発を行いました。Catapult 8 は、そのようなカリプトの高位合成への投資の結果であると言えます。」
今日、Catapult 8 による新世代の HLS は、コーポレート・スタンダードの設計/検証フローに導入できるようになりました。また、エンジニアリング・チームは我々のローパワー技術と、さらに強化された SystemC 機能の恩恵を受ける事ができます。」

Catapult 8 プラットフォームと共に、新しい Catapult Catware ライブラリが利用できるようになりました。フィルタや FFT をはじめとする合成可能な機能を備えた広範なソースコード・ライブラリを SystemC と C++で提供します。パラメータ化され、簡単に設定変更が可能なため、新しいユーザーでも容易に高位合成向けの効率的なデザインの書き方を習得することができます。Catapult 8 プラットフォームと Catapult Catware は、共に即日出荷が可能です。

カリプト社について

[カリプト・デザイン・システムズ社](#)は、高位合成向け EDA ソフトウェア、RTL ローパワー・デザイン、フォーマル検証で業界をリードしています。カリプト社はヨーロッパ、インド、日本、韓国、北米にオフィスを、また中国、イスラエル、台湾に代理店を有しています。

Catapult、*Calypto*、*PowerPro*、*SLEC*は、*Calypto Design Systems Inc.*の登録商標です。その他の商標は、それぞれの所有者の知的財産です。

本発表に関する詳細については、以下までお問い合わせください。

カリプト・デザイン・システムズ株式会社

マーケティング 山本修作

電話: 045-470-2070

Email: shusaku@calypto.com

住所: 〒222-0033 横浜市港北区新横浜2-3-4 クレシェンドビル 5F