メンターのMVC（Multi-view Verification Components）は、検証メソドロジOVM準拠の検証コンポーネント・ライブラリで、検証IPとして検証環境の構築に用いられる。同ライブラリは、システムレベル、TLMレベル、RTLレベルの各検証に対応した単一の検証IPで、これを利用すればテストベンチの作成工数を削減可能。同社のシミュレーター「Questa」を用いた検証環境を短期間で構築でき、各設計抽象度において一貫したカバレッジの高い機能検証を実現できる。
今回のMVCによるAMBA 4仕様サポートにより、設計者はAXI4、AXI4-Lite、AXI4-Stream用の検証IPが利用可能となり、これらインタコネクト・プロトコルを用いたデザインの機能検証を迅速に実施できるようになる。
ARMのAMBA 4仕様は今月3/8に仕様が発表されたばかりのAMBA 3の拡張インタコネクト・プロトコル仕様で、FPGA実装向けの拡張が主な拡張として挙げられている。
]]>発表されたSTA（静的タイミング解析ツール）は「Tekton」という製品名で、既存のSTAよりも高速、高精度、大容量をうたい、シングルCPUで高速なマルチシナリオ解析が実現できるとしている。また、マルチスレッド機能によって最大24台のCPUでリニアに近いスケーリングも可能。同社の寄生抽出ツール「Quick Cap」の次世代版「QCP」との組み合わせによって、高速・高精度なタイミング解析を実現しているという。
もう一つの新製品「FineSim Fast Monte Carlo」は、独自の統計技術と「dynamic error-controlled algorithms」により、従来のモンテカルロ・シミュレーションよりも高速・高精度な統計解析が可能。マグマの並列技術を用いることで最大100倍の高速処理を実現出来るという。
尚、「FineSim Fast Monte Carlo」は既にリリースされており、同社の回路シミュレーター「FineSim SPICE」、「FineSim Pro」と合わせて利用可能。「Tekton」は今年6月に正式リリースされる予定となっている。
]]>今回カーボンがリリースしたのは、ARMの提供する「Mali-200」および「Mali-400MP」、2種類のGPUの仮想モデル。これらモデルは、ARMのRTLコードからコンパイルされており100％の精度を保証。インタフェースはSystemC TLM 2.0仕様に準拠しており、TLM LT（loosely timed）レベルならびにCAレベル（Cycle Accurate）の仮想シミュレーションに活用できるという。
]]>発表によるとIMECは、3次元積層ICを実現するコア技術「TSV：シリコン貫通ビア」のモデル化にシノプシスのTCADを活用。シリコン貫通ビアの信頼性と性能向上に役立てるという。
「3D TSV」などと呼ばれる半導体の積層技術は、チップ・パッケージの小型化、信号経路の違いによる性能向上、消費電力の削減などのメリットが期待されており、それを実現するTSV（シリコン貫通ビア）の研究開発は各方面で活発に進められている。
チップの積層手段としては、ダイ間をワイヤー・ボンディングで接続するMCP（マルチ・チップ・パッケージ）という手法もあるが、ワイヤーを不要とするTSVの方がチップの積層効果が高いとされている。
シノプシスは、TCAD技術を有する企業を過去2社買収しており、現在「Sentaurus」というファミリ名でTCAD製品を展開している。TCAD分野ではシノプシスとシルバコが2大勢力となっている。
※IMEC
]]>AMS1.0は、アナログ/ミックスシグナル設計向けの標準言語としてSystemCを拡張して設計されたもので、システムレベルでのアナログ/ミックスシグナル設計を実現すべく、新たなクラスライブラリが用意されている。
リリースされたSystemC AMS1.0は、OSCIホームページからダウンロード可能。
SystemC AMS1.0は、Verilog-AMSとMatlab/Simulinkにまたがる抽象領域をカバーするとされている。
※OSCI
]]>シンテスト・ジャパンによると、今回、東芝マイクロエレクトロニクス（株）が販売しているSTIL対応の設計・テスト環境構築ツール「STILDirector」の一部機能を用いる事で「TurboFault」のSTILサポートを実現。
具体的には、「STILDirector」を「TurboFault」のSTILリーダーとして使用することにより、論理シミュレータ、LSIテスタ等で使用するテストデータをそのまま「TurboFault」で読み込む事が可能に。「STILDirector」と「TurboFault」の組み合わせ利用によって、あらゆるディジタル回路のSTILデータを効率良く故障シミュレーション可能となる。
]]>「CellMath Designer」および「CellMath IP」は、データパス集約型のデザインブロックにおけるパフォーマンス向上、面積削減、消費電力削減を狙うもので、フォルテが昨年9月に買収を発表したAlithmatica社が開発した製品。
買収後数カ月の速さで実現された今回のバージョンアップでは、「CellMath Designer」の更なる自動化、合成するRTLコードの最適化、マルチプレクサ合成機能の拡張などが実施されたという。
「CellMath Designer」は既に国内にもユーザーが存在しており、昨年11に開催されたフォルテのユーザー交流会では、株式会社デジタルメディアプロフェッショナルの大渕氏がユーザーとして事例を講演。同社のグラフィックIP開発にて浮動小数点演算器生成ツールとして「CellMath Designer」および「CellMath IP」を採用したところ、コア面積の削減に成功。SystemCモデルとの合わせ込みも不要となり、検証が楽になったという。
「CellMath Designer」の米国販売価格は年12万ドルから。
]]>発表によると、メンターの09年11月-10年1月の売上は、前年比約2％減の2億3710万ドル。例年通りQ4に当たる今四半期は年間を通じて最高の売上額を叩き出し、上位10件の契約更新額の平均は25％増を達成したが、Q1から続いていた売上前年比増は一休止となった。
メンターの2010会計年度（09年2月-10年1月）の売上合計は8億270万ドルで前年比2％増。この数字は、ケイデンスの2010会計年度（09年10-12月)売上合計8億5100万ドルに次ぐ業界第三位。メンターは、2011会計年度は更なる業績向上を見越しており、売上で5％増を予測している。
]]>リアルインテントによると、今回発表された「Meridian CDC 3.0」では、リセット関連をはじめ新たなチェック・カテゴリが用意され、より広範囲な解析が可能となったほか、検証環境の自動セットアップ機能やデバッグ機能、デザイン制約生成機能などがエンハンスされた。
]]>プレスリリース文
http://www.coware.co.jp/news/2010/2010.3.1.html
コーウェアによると、新たなシステム解析ツールはオープンソースIDE「Eclipse」をベースとしたもので、仮想環境上で実行したソフトウェア及びハードウェアの挙動を解析し、その結果を強力な表示機能によってグラフィカルに示す。
・ソフトウェアの解析
-マルチコア上で動作するソフトウェアの状態と履歴
-各プロセスなどの結果
-ハードウェア・プラットフォームとのやり取り
-キャッシュの状態
-ファンクションのトレースおよびカバレッジ
-OSを認識した解析
-その他
・ハードウェアの解析
-プロトコルを認識したトランザクション・レベルのトレース
-インタコネクトの構造全体および内部バス解析 (カウント、待ち時間、スループット)
-バスおよびメモリ・リソースの利用率および競合解析
-アプリケーション・タスク・グラフ・リソースの利用率および競合解析
-その他
尚、今回発表したシステム解析ツールは、ユーザーがカスタマイズ可能なフレームワークが用意されており、ニーズに応じて機能を追加する事が出来るという。
・フレームワークの主な構成要素:
-SystemC標準言語に準拠したモデルに実装するためのオープンAPI
-ソースコードを変更することなく実行時にデータを収集するモニタの自動挿入
-静的解析を効率的に保存するための実行時データ削減
-TLMのトレース結果および解析結果の高速かつ応答性の高い表示を可能にする階層型データベース
-トレース結果および解析結果を複数のレベルで表示可能なグラフィカル・チャート・ビュー
-ユーザが制御可能な情報や結果のフィルタリングと表示
-シミュレーションの制御やカスタム解析ビューを作成するために便利なTclスクリプト用API
新たなシステム解析ツールは、既にリリースされているCoWare Platform Architect、CoWare Virtual Platformの新バージョン2010.1で利用できる。
]]>メガチップス社、取締役執行役員 第1LSI事業部長、古都 哲生氏のコメント：
「Certitudeはわずか1時間で、コード・カバレッジ製品では検出できなかった検証環境の問題を特定しました。使いやすく、簡単に当社の既存フローに統合することができるため、今後もCertitudeを使用し、さらなる検証効率の向上を図って行きたいと考えています。」
「Certitude」は、SpringSoftが2009年に買収したCertess社の開発した製品で、デザインを直接検証する訳ではなく、「Functional qualification」という手法を用いて、検証環境の品質・信頼性そのものを客観的に評価する。元々はCertess社が検証コンサルティングを行う過程で内製した製品で、既に東芝やSTマイクロ、Juniper Networksなど大手の採用が報じられている。
]]>発表によるとマグマの2009年11月-2010年1月売上は、3ヶ月前の予測を上回る前年同時期比約1％増の3100万ドル。前四半期は黒字を達成していたが、再び260万ドルの損益を計上した。※GAAP基準による会計結果
マグマのCEO兼チェアマンRajeev Madhavan氏のコメントによると、予測を上回る売上結果には満足している様子。フィジカル検証ツール、回路シミュレーター、アナログ/ミックスドシグナル設計ツールなどが好調だという。
マグマは次期2010年Q4（2010年2月-4月）の売上を3250-3300万ドルと予測している。
発表によるとDuologは、複雑なSoC,ASIC,FPGAのチップ・インテグレーション・プラットフォームとして売り出している同社の「Socrates」に、新たに検証メソドロジOVMベースの検証環境を自動生成する機能を搭載。同機能は、メンターの提供する「OVM register package」バージョン1.0を用いたOVM検証環境を自動生成するもので、これを利用することでユーザーは検証環境の構築ではなく検証そのものに集中できる。
Duologは、昨年競合のBeach Solutionsを買収して以降、製品のラインナップを変更し、現在は「Socrates」という製品名の下で、I/Oファブリック生成（Spinner）、制御レジスタ管理（Bitwise）、チップ・アセンブリ（Weaver）と3種類の異なる製品を展開しているが、XML IP-XACTファイルをインタフェースとしてツールに情報を取り込み、何かを自動生成するという部分は、今回のOVM検証環境の自動生成機能も含めて共通しているようだ。
今回発表したOVM検証環境の自動生成機能に関する詳細は、現在サンノゼで開催中のDVCon2010にて発表されるという。
]]>発表によるとGIA社は、2015年までにEDAの市場規模が98億5000万ドルに達すると予測。市場が成長する要因として、ブロードバンドおよび無線通信分野の成長、モバイル端末および携帯電話分野の成長、通信キャリアのインフラ整備や自動車分野の更なる半導体使用などを挙げ、現在市場をリードしている米国ではなく、発展途上にある国がEDA市場成長の原動力になると予測している。
既に大手3社をはじめ、様々なEDAベンダが北米、欧州、日本に次ぐ新たな市場開拓に乗り出しているが、世界EDA市場はこの10年間その市場規模に大きな変化は無く、概ね5000億円前後を維持している。市場によほどの変化が起こらぬ限り、この先5年間で市場規模が倍になるような急成長は難しいというのが一般的な見方だろう。
]]>