<?xml version="1.0" encoding="shift-jis"?>
<rdf:RDF
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns="http://purl.org/rss/1.0/"
    xmlns:dc="http://purl.org/dc/elements/1.1/"
    xmlns:content="http://purl.org/rss/1.0/modules/content/"
    xmlns:cc="http://web.resource.org/cc/"
    xmlns:admin="http://webns.net/mvcb/"
    xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/"
    xml:lang="ja">

    <channel rdf:about="http://www.eda-express.com/eda.xml">
    <title>EDA EXPRESS</title>
    <link>http://www.eda-express.com/</link>
    <description>日本初！EDAツールのポータルサイト</description>
    <dc:language>ja</dc:language>
    <items>
      <rdf:Seq>
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1621" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1620" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1619" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1618" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1617" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1616" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1615" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1614" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1613" />
        <rdf:li rdf:resource="http://www.eda-express.com/news/?m=p&amp;idno=1612" />
      </rdf:Seq>
    </items>
    </channel>
  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1621">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1621</link>
    <title>メンター売上報告、2008年8月〜10月は前年比11％減の1億8490万ドル（約177億円）</title>
    <description>2008年11月19日、メンター・グラフィックスは、2009会計年度第3四半期（2008年8月〜10）の売上を報告した。

プレスリリース：http://www.mentor.com/company/news/upload/Q3FY09_Earnings_pdf

発表によると、メンターの2008年8月〜10月の売上は、前年比約3％減の1億...</description>
    <dc:date>2008-11-20T00:07:44+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月19日、メンター・グラフィックスは、2009会計年度第3四半期（2008年8月〜10）の売上を報告した。<br /><br />プレスリリース：http://www.mentor.com/company/news/upload/Q3FY09_Earnings_pdf<br /><br />発表によると、メンターの2008年8月〜10月の売上は、前年比約3％減の1億8490万ドル（＄＝95.8yen換算で約177億円）。前期のQ2と比較すると売上は若干増えたが、今年に入りQ1&amp;knmQ2&amp;knmQ3と3四半期連続で売上は前年割れ。Q3の損益額は前年同時期の8.7百万ドルから7800万ドル（約74.7億円）へと拡大した。※GAAP基準による会計結果<br /><br />※メンター・グラフィックス・ジャパン株式会社<br />http://www.mentorg.co.jp <br /><br />＝EDAエクスプレス（菰田浩）＝ 
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1620">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1620</link>
    <title>米Dini Group、5000万ASICゲート対応のプロトタイピング・ボード にアルテラのStratix III FPGAを採用</title>
    <description>2008年11月19日、アルテラは、各種FPGAボードを手掛ける米Dini Groupが、同社のASICプロトタイピング・ボードに、アルテラの「Stratix III FPGA」を採用したことを発表した。

プレスリリース：
http://www.altera.co.jp/corporate/news_room/releases/products/nr-din...</description>
    <dc:date>2008-11-19T00:21:44+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月19日、アルテラは、各種FPGAボードを手掛ける米Dini Groupが、同社のASICプロトタイピング・ボードに、アルテラの「Stratix III FPGA」を採用したことを発表した。<br /><br />プレスリリース：<br />http://www.altera.co.jp/corporate/news_room/releases/products/nr-dini_group_siii.html<br /><br />Dini社の提供するASICプロトタイピング・ボード「DN7020K10」は、業界最大規模のシングルボードのFPGA搭載プロトタイピング・ボードで、アルテラの「Stratix III EP3SL340 FPGA」（集積度：34万ロジック・エレメント相当）を20個搭載し、1760ピン・パッケージをサポート。ASICゲート換算で5000万ゲート以上のデザインをインプリメントできる。<br /><br />同ボードは、ワイヤレス通信、ネットワーキング、画像処理アプリケーションなどのASIC開発をターゲットとしており、デザインをほぼ実際のクロック・スピードで動作・検証することができるという。<br /><br />※Dini社<br />http://www.dinigroup.com<br /><br />※日本アルテラ株式会社<br />http://www.altera.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1619">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1619</link>
    <title>メンターがLake Washington Technical College内にPCBデザインラボを開設</title>
    <description>2008年11月19日、メンター・グラフィックスは、ワシントン州カークランドにあるLake Washington Technical Collegeのキャンパスに同社のPCB デザインラボを開設したことを発表した。 

プレスリリース：http://www.mentorg.co.jp/news/2008/081119.html

メンターによ...</description>
    <dc:date>2008-11-19T00:21:44+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月19日、メンター・グラフィックスは、ワシントン州カークランドにあるLake Washington Technical Collegeのキャンパスに同社のPCB デザインラボを開設したことを発表した。 <br /><br />プレスリリース：http://www.mentorg.co.jp/news/2008/081119.html<br /><br />メンターによると今回開設した研究所は学生向けにPCB設計手法を教育するためのもので、既にメンターは３年前から自社のPCB設計ソリューションをベースとした、「Expedition Enterprise設計フロー」と呼ぶPCB設計手法の教育をLake Washington Technical Collegeの学生向けに実施している。<br /><br />学生の教育にあたりメンターは、自社の高等教育機関用ライセンス貸与プログラムに基づき、800万ドルを上回るEDAソフトウェア、コンピュータ、サポートをLake Washington Technical Collegeに寄付しているという。<br /><br />※メンター・グラフィックス・ジャパン株式会社<br />http://www.mentorg.co.jp<br /><br />※Lake Washington Technical College<br />http://www.lwtc.edu<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1618">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1618</link>
    <title>アルデック、大規模設計向けHDLシミュレータ「Riviera-PRO」をバージョンアップ</title>
    <description>2008年11月18日、混在言語の論理シミュレータを手掛ける米Aldec社は、同社製品「Riviera-PRO」のバージョンアップを発表した。

プレスリリース：http://www.aldec.co.jp/news/news_11_17_2008.htm

「Riviera-PRO」は大規模なASIC/FPGA設計をターゲットとした高機能H...</description>
    <dc:date>2008-11-18T00:23:11+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月18日、混在言語の論理シミュレータを手掛ける米Aldec社は、同社製品「Riviera-PRO」のバージョンアップを発表した。<br /><br />プレスリリース：http://www.aldec.co.jp/news/news_11_17_2008.htm<br /><br />「Riviera-PRO」は大規模なASIC/FPGA設計をターゲットとした高機能HDLシミュレータで、主にFPGA設計を対象とした同社の「Active-HDL」の上位にあたる高機能製品。<br /><br />アルデックによると今回のバージョンアップでは、新たに64ビット/マルチスレッド処理に対応した新GUIを採用し、処理速度を約60％向上させたほか、ポスト・シミュレーション・デバッグ機能の強化、SystemC/C/C++ と HDL の協調デバッグ、SVA/PSL/OVA アサーションとカバー・ステートメントの波形表示機能等の機能拡張を実施。新GUIは、マルチスレッド対応の他に波形ウィンドウの機能拡張やプロジェクト管理機能、階層ナビゲーションの機能拡張など広範囲な改良が加えられているという。<br /><br />※アルデックでは、最新の「Riviera-PRO 2008.10 」無償評価版を配布中<br />http://www.aldec.co.jp/downloads/download.asp?p=riviera <br /><br />※アルデック・ジャパン株式会社<br />http://www.aldec.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1617">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1617</link>
    <title>TSMCが汎用版/低電力版、2種類の40nmプロセスの量産を開始</title>
    <description>2008年11月18日、TSMCは、業界に先駆けて40nm半導体プロセスの量産立ち上げに成功した事を発表した。

プレスリリース：
http://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&amp;language=E&amp;newsid=3222&amp;newsdate=2008/11/17（英文）

TS...</description>
    <dc:date>2008-11-18T00:23:11+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月18日、TSMCは、業界に先駆けて40nm半導体プロセスの量産立ち上げに成功した事を発表した。<br /><br />プレスリリース：<br />http://www.tsmc.com/tsmcdotcom/PRListingNewsAction.do?action=detail&amp;language=E&amp;newsid=3222&amp;newsdate=2008/11/17（英文）<br /><br />TSMCは、汎用(G)版と低電力 (LP)版の2つの40nmプロセスの量産をスタート。月1回の試作サービスを含む包括的な設計インフラストラクチャの提供を開始した。発表には同社顧客のAMD、ALTERA、NVIDIAがコメントを寄せている。<br /><br />※TSMC社<br />http://www.tsmc.com/japanese/<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1616">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1616</link>
    <title>ニコンがガイアの販売サポートする仮想開発環境とモデル開発サービスを採用</title>
    <description>2008年11月18日、仮想開発環境を中心とした組込みシステム開発ソリューションを手掛ける、株式会社ガイア・システム・ソリューションは、同社の提供する仮想開発環境とモデル開発サービスをニコンが採用した事を発表した。

プレスリリース：http://www.eda-express.com...</description>
    <dc:date>2008-11-18T00:15:59+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月18日、仮想開発環境を中心とした組込みシステム開発ソリューションを手掛ける、株式会社ガイア・システム・ソリューションは、同社の提供する仮想開発環境とモデル開発サービスをニコンが採用した事を発表した。<br /><br />プレスリリース：http://www.eda-express.com/edalibrary/files/1226990432.pdf<br /><br />ガイアによるとニコンは、デジタル一眼レフの組込みソフトウェア開発に向けて、GAIAが販売サポートする米VaST Systems Technology社の仮想開発環境「CoMET/METeor」と同製品向けのモデル開発サービスを採用。これらソリューションを用いる事で、試作機のハードウェアが完成する前に、デジタル一眼レフの組込みソフトウェアを検証し、開発期間短縮と品質向上を目指すという。<br /><br />ガイアは、デジカメや複合機などコンスーマ機器向けの組込みシステム開発において、VaST社の仮想開発環境「CoMET/METeor」をベースとした多数のサービス実績を持ち、その裾野を車載ECU開発分野にまで拡大。ソフトウェア開発のプロセス改善にも注力している。ニコンは、ガイアを一つのツールプロバイダとしてではなく、組込みソフトウェア開発のパートナーと位置づけ、仮想開発環境を用いた製品開発を進めている。<br /><br />尚、ガイアは明日からパシフィコ横浜で開催されるEmbedded Technology 2008に出展。今回ニコンが採用した仮想開発環境やサービスを紹介すると共に、スペシャルセミナーとして車載ソフトウェア開発における仮想環境の活用事例も紹介するという。<br /><br />※株式会社ガイア・システム・ソリューション<br />http://www.gaiaweb.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1615">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1615</link>
    <title>NECエレクトロニクス、40nm以降のキャラクタライゼーションフローにメンターの「Calibre nmLVS」を採用</title>
    <description>2008年11月13日、メンター・グラフィックスは、同社最新のLVSツール「Calibre nmLVS」をNECエレクトロニクスが採用した事を発表した。

プレスリリース：http://www.mentor.com/company/news/nec_electronics（英文）

「Calibre nmLVS」は、従来製品「Calibre LVS」､...</description>
    <dc:date>2008-11-16T00:09:28+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月13日、メンター・グラフィックスは、同社最新のLVSツール「Calibre nmLVS」をNECエレクトロニクスが採用した事を発表した。<br /><br />プレスリリース：http://www.mentor.com/company/news/nec_electronics（英文）<br /><br />「Calibre nmLVS」は、従来製品「Calibre LVS」に改良が加えられたメンターの新製品で、「Calibre nmDRC」、「Calibre nmOPC」などと同様に45nm以降のプロセスノードをターゲットとしている。<br /><br />特徴的なのは、特定ユーザ向けの回路キャラクタライゼーションを可能にする「ADP extraction」と呼ぶパラメータ抽出機能で、今回NECエレクトロニクスは、同機能を用いて自社の先端プロセスを反映した高精度な回路特性情報を得ることに成功。従来の設計フローを変更することなく、より高い精度でのLSI設計を実現する「Calibre nmLVS」を40ナノプロセス以降の製品設計環境に標準的に適用することにした。<br /><br />「Calibre nmLVS」には新機能の「ADP extraction」以外にも、インタラクティブなデバッグ機能や分散コンピューティングによるパフォーマンス向上などの機能強化が施されている。<br /><br />※メンター・グラフィックス・ジャパン株式会社<br />http://www.mentorg.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1614">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1614</link>
    <title>TSMCがマグマのアナログ・マイグレーションツール「Titan AM」を導入</title>
    <description>2008年11月12日、マグマは、同社のアナログ・マイグレーションツール「Titan Analog Migration」をTSMCが導入する事を発表した。

プレスリリース：http://investor.magma-da.com/releasedetail.cfm?ReleaseID=347451（英文）

発表によると、TSMCはアナログ設計のTAT...</description>
    <dc:date>2008-11-14T00:08:57+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月12日、マグマは、同社のアナログ・マイグレーションツール「Titan Analog Migration」をTSMCが導入する事を発表した。<br /><br />プレスリリース：http://investor.magma-da.com/releasedetail.cfm?ReleaseID=347451（英文）<br /><br />発表によると、TSMCはアナログ設計のTAT短縮を目的に、社内のアナログ設計環境に「Titan Analog Migration」を取り込む事を決定。既存のアナログIPブロックを先端のプロセスノードにポーティングする際に「Titan Analog Migration」を利用する。<br /><br />「Titan Analog Migration」は、マグマのミックスドシグナル設計プラットフォーム「Titan」の一角をなすアナログ・マイグレーションツールで、今年2月に買収したSabio Labs社の技術をベースとしている。従来手法では工数を要するアナログデザインのマイグレーション作業をほぼ自動的に処理する事ができる。<br /><br />※マグマ・デザイン・オートメーション株式会社<br />http://www.magma-da.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1613">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1613</link>
    <title>アルデックのHDLシミュレーターが検証メソドロジ「OVM」をサポートへ</title>
    <description>2008年11月10日、混在言語の論理シミュレータを手掛ける米Aldec社は、Open Verification Methodology (OVM) のコミュニティサイトである OVM World のパートナーとなったことを発表した。

プレスリリース：http://www.aldec.co.jp/news/news_11_10_2008.htm

アルデ･...</description>
    <dc:date>2008-11-13T00:07:55+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月10日、混在言語の論理シミュレータを手掛ける米Aldec社は、Open Verification Methodology (OVM) のコミュニティサイトである OVM World のパートナーとなったことを発表した。<br /><br />プレスリリース：http://www.aldec.co.jp/news/news_11_10_2008.htm<br /><br />アルデックは、ケイデンスとメンターが共同開発した検証メソドロジ「OVM」のパートナーとなる事で、自社の提供するHDLシミュレータにてOVM 2.0をサポートする計画。2009年Q1には、早くも「Riviera-PRO」でOVM 2.0がサポートされる予定となっている。<br /><br />HDLシミュレータの市場は、EDA大手３社＋アルデックの製品でシェアの大半を占めているが、アルデックがOVMをサポートすれば、シノプシス「VCS」以外の主力シミュレータは全てOVMを正式サポートする事になる。<br /><br />※アルデック株式会社<br />http://www.aldec.co.jp<br /><br />※OVM World<br />http://www.ovmworld.org<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


  <item rdf:about="http://www.eda-express.com/news/?m=p&amp;idno=1612">
    <link>http://www.eda-express.com/news/?m=p&amp;idno=1612</link>
    <title>デナリの検証IP「PureSpec」が早くもUSB3.0仕様をサポート</title>
    <description>2008年11月11日、メモリIPをはじめ各種標準インタフェースの設計および検証ソリューションを提供する、米デナリ・ソフトウェアは、同社の検証IP「PureSpec」がUSB3.0仕様をサポートした事を発表した。

プレスリリース：
http://www.denali.com/wordpress/index.php/b/...</description>
    <dc:date>2008-11-12T00:07:52+09:00</dc:date>
<content:encoded><![CDATA[
2008年11月11日、メモリIPをはじめ各種標準インタフェースの設計および検証ソリューションを提供する、米デナリ・ソフトウェアは、同社の検証IP「PureSpec」がUSB3.0仕様をサポートした事を発表した。<br /><br />プレスリリース：<br />http://www.denali.com/wordpress/index.php/b/2008/11/10/denali_software_premieres_verification_i（英文）<br /><br />デナリの「PureSpec」は、標準的なインタフェース・プロトコルの検証をターゲットとしたIPで、設計対象とターゲット・ インタフェースとの相互作用をシミュレーションするためのもの。AMBA (AXI/AHB/APB)、CE-ATA、Ethernet、PCI Express、PLB、Serial ATA、USB 2.0、OCPなどをサポートしており、今回新たにUSB3.0仕様をサポートした。<br /><br />USB3.0仕様は、通称「SuperSpeed USB」と呼ばれる次世代のUSB規格で間もなくバージョン1.0が公開される予定。USB2.0の上位互換で10倍以上の転送速度の実現を目指している。<br /><br />今回の「PureSpec」のUSB3.0サポートは、正式仕様バージョン1.0の公開に先駆けての事で検証IPとしては業界初。来年後半には製品採用が開始されると言われている同仕様を用いた製品設計を加速させる。<br /><br />※デナリソフトウェア株式会社<br />http://www.denalisoft.co.jp<br /><br />＝EDAエクスプレス（菰田浩）＝
]]></content:encoded>
  </item>


</rdf:RDF>
