HOT TOPIX一覧

 
SIEMENS
s2c
 
2016-10-17 Design Solution Forum 2016 フォト・レポート
2016-08-24 16nmFFデザインの消費電力を確実に15％削減するGUCの最先端ローパワー設計フローとは？
2015-10-07 DSF2015で元エルピーダ社長坂本氏が語った次に生き残る半導体メーカーは
2015-09-25 JSNUGレポートその2：エミュレータ「ZeBu」にデジカメSoCを2面実装‐ニコン
2015-09-24 JSNUGレポートその1：Design Compilerリタイミング機能の賢い使い方‐カシオ計算機
2015-03-19 トランザクタ-FPGAベース・プロトタイプの役割を拡大：S2C
2014-12-16 MentorのIESF 2014でデンソーが語った「三方よし」を目指すPCB設計環境への取り組み
2014-12-11 FPGAベースプロトタイピング：少額の予算で大規模設計？：S2C
2014-10-08 【DSF2014】SystemVerilogハッカソンの成果物公開のお知らせ
2014-06-27 【SCJ2014】三菱電機、アルゴリズム開発者がHEVC符号化を高位合成だけで回路実装できた訳
2014-06-26 【SCJ2014】富士通マイクロソリューションズ、フリーツールを活用してSystemC開発を効率化
2014-05-29 【51DAC】6/1よりサンフランシスコで第51回Design Automation Conference開催
2014-02-14 Low LatencyならFPGA+高位合成、制御回路こそ高位合成、CWB生みの親NEC若林氏が語る※補足訂正あり
2014-02-11 システム-モデリングを用いたAMBA AHBとAXIバスの比較-Mirabilis Design
2013-12-30 2013年のEDA業界を振り返る、今年の話題7選
2013-10-02 【Verify2013】ルネサス、マイコン開発でのIP組み合わせ検証でフォーマル検証を活用
2013-06-27 SystemC Japan 2013ユーザー事例講演、DSP設計に高位合成を適用したルネサス
2013-06-26 SystemC Japan 2013ユーザー事例講演、リコーにおける仕様の一元管理手法
2013-06-12 【DAC50】第50回Design Automation Conference-今年のDACは。。
2013-05-11 第一回：アナログ座談会　関西編
2012-12-27 2012年のEDA業界を振り返る、今年の話題10選
2012-12-03 「もう失うものは何もない」STARCシンポFY2011、東北大学加藤教授の講演
2012-10-18 設計生産性はTLMの2倍、Bluespecを検証用途に利用したオリンパスの事例
2012-10-15 Verify2012 検証環境のトップをSystemVerilogでまとめた3つの例 FMSLの事例
2012-10-09 Verify2012 社内で実用している実機レス環境「清水プロトくん」の紹介 リコーの事例
2012-10-01 Verify2012基調講演：分野を越境することが、生き残りの条件 ハード・ソフト・サービスのIT融合へ、中央大学竹内健教授
2012-09-10 Mentor Tech Design Forum 2012、CPSに向けたNECの高位合成ツール活用術 ※訂正あり
2012-09-06 画像処理プロトタイピングで分かった「HAPS」の利用メリット-ルネサスの事例
2012-09-05 ルネサスのECUソフト開発向け仮想プラットフォーム活用術、なるべくコードは書かない
2012-08-21 シャープがCMOSイメージセンサー設計の合成/配置配線でCadenceツールを選択した理由
 

｜ページの先頭へ｜