数学AIのユニコーンHarmonicがEDA市場に進出、AI「Aristotle」がVerilogに対応（2026.10.29 NEW ）
ChipAgents、デジタル・アナログ設計を横断するAgentic AI基盤「IC-star」を発表、Rambusが全社採用へ（2026.10.28 NEW ）
Cadenceが半導体設計に特化したAIモデル群「Maestro」を発表〜NVIDIAと協業、汎用LLM比で設計品質30％向上（2026.10.27 NEW ）
AlteraがFPGA設計向けAgentic AI「QuartusIQ」を発表、設計期間を最大1.5倍高速化（2026.10.27 NEW ）
Tenstorrentが15億ドルの大型の資金調達、チップレット設計基盤「OCA Harness」のオープンソース版も公開（2026.10.26 NEW ）

NEWS

2026.10.29
NEW 数学AIのユニコーンHarmonicがEDA市場に進出、AI「Aristotle」がVerilogに対応
2026.10.28
NEW ChipAgents、デジタル・アナログ設計を横断するAgentic AI基盤「IC-star」を発表、Rambusが全社採用へ
2026.10.27
NEW Cadenceが半導体設計に特化したAIモデル群「Maestro」を発表〜NVIDIAと協業、汎用LLM比で設計品質30％向上
2026.10.27
NEW AlteraがFPGA設計向けAgentic AI「QuartusIQ」を発表、設計期間を最大1.5倍高速化
2026.10.26
NEW Tenstorrentが15億ドルの大型の資金調達、チップレット設計基盤「OCA Harness」のオープンソース版も公開
2026.10.23
NEW 【DSF2026レポート】生成AIによるRTL開発は「コード生成」から「検証・最適化」へ―最優秀講演に選ばれたAIエージェント活用の実践術
2026.10.23
NEW Accellera、機能安全の共通記述言語「FSL 1.0」を正式リリース
2026.10.22
Preferred NetworksとTenstorrentが次世代AIプロセッサの共同開発へ、光電融合と3Dメモリ積層技術を活用
2026.10.21
ソシオネクストがCadenceのAIエージェントを3nm SoCの物理設計に適用、最大5倍の生産性向上を期待
2026.10.20
世界EDA市場、2026年Q2は前年比12.2％増の57億1,080万ドル、日本市場もプラス成長に転換
NEWS一覧

RISC-V TOPIX

2026.08.26
SiFive、データセンター向け開発プラットフォーム「BigSky」を発表、RISC-Vサーバーの導入を後押し
2026.08.25
中国StarFive、最大256コアのサーバー向けRISC-V CPU IPをAIインフラ市場へ投入
2026.08.04
スペインOpenchipが2nm GAAプロセスで作ったRISC-Vプロセッサ「BER10」を発表
2026.04.15
Codasipがセキュリティ技術「CHERI」中心に事業転換、ローエンドRISC-Vプロセッサ事業を売却
2026.04.10
SiFiveが4億ドルを追加調達、RISC-Vベースのデータセンター向けCPU/ AI IP開発を加速
RISC-V TOPIX一覧

HOT TOPIX

2026.07.31
CadenceLIVE Japan 2026 レポート：キヤノンが明かす「Cerebrus」活用事例〜AI主導の設計探索でPPA改善と開発工数の大幅削減を両立
2026.07.28
CadenceLIVE Japan 2026レポート：ソニーがAIエージェントを評価、設計者支援では早期実用化の可能性
2026.07.24
今年のDACの主役はAgentic EDA〜AIを活用したチップ設計の転換点に
2026.07.23
CadenceLIVE Japan 2026レポート：ホンダがAIエージェントを評価、検証工数を60～70％削減する可能性
2026.07.21
Cadenceが3年ぶりに「CadenceLIVE Japan」を開催、テーマの中心はAI
HOT TOPIX一覧

Vengineerの戯言

E.I.S Electronics Information Service 組込みシステム技術者向けオンライン・マガジン