NEWS

 
メンターグラフィックス
s2c
DTSインサイト
 

ケイデンス、パラレル処理対応の新たな回路シミュレータを発表

2008年12月12日、ケイデンスは新製品「Virtuoso Accelerated Parallel Simulator (APS)」を発表した。

プレスリリース:
http://www.cadence.co.jp/news/h20-12-12.html

発表によると、「Virtuoso Accelerated Parallel Simulator」は、既存の「Virtuoso Spectre Circuit Simulator」の精度を保ちながら、マルチスレッド処理によりシミュレーション速度を大幅に向上。新たなシミュレーションエンジンは、単一スレッドでも「Virtuoso Spectre Circuit Simulator」以上のパフォーマンスを発揮できる。

発表に寄せられた先行ユーザーのコメントによると、「Virtuoso Accelerated Parallel Simulator」を用いる事で既存SPICEよりも10倍/20倍の生産性を実現できているという。

※日本ケイデンス・デザイン・システムズ社
http://www.cadence.co.jp/news/h20-12-12.html

= EDA EXPRESS 菰田 浩 =

(2008/12/22 )

 

ページの先頭へ