NEWS

 
メンターグラフィックス
 

TSMCの設計子会社GUC、Cadenceのエミュレータ「Palladium Z1」で検証を劇的に加速

2018年8月16日、CadenceはTSMCの設計子会社GUC(Global Unichip Corporation)による同社エミュレータ「Palladium Z1」の採用事例を発表した。

プレスリリース

発表によるとGUCは、Cadenceのエミュレータ「Palladium Z1」とシミュレータ「Xcelium™ Parallel Logic Simulation」を組み合わせて使用することにより、検証作業を最大795倍加速。デバッグの完全な可視性を保ちつつ、より複雑なSoC検証テストシナリオを適用することができた。更に「Palladium Z1」の利用は設計変更の探索においても大幅な工数削減効果をもたらしたという。

なおGUCはエミュレータ、シミュレータの他にCadenceの提供する検証IPやフォーマル検証ツール(JasperGold® Formal Verification Platform)なども活用しているとのこと。

Global Unichip Corporation
日本ケイデンス・デザイン・システムズ社



DSF2018_w600h120.jpg

= EDA EXPRESS 菰田 浩 =

(2018/08/17 )

 

ページの先頭へ