NEWS

 
メンターグラフィックス
 

CadenceがTSMC 7nm FinFETプロセス向けのLPDDR5 IPをリリース

2019年3月4日、Cadenceは新製品となるLPDDR5 IPのリリースを発表した。

プレスリリース

発表された新製品の正式名は、「Cadence® Denali® Gen2 PHY IP for LPDDR5/4/4x」でTSMC 7nm FinFETプロセス向けの製品。LPDDR5はLPDDR4の倍のデータ転送速度を実現するメモリ規格で、今回LPDDR5と合わせてLPDDR4, LPDDR4xのPHY, コントローラ, 検証IPが用意された。

LPDDR5規格は今年2月にJEDECが公開したばかりだが、昨年からSamsungが先行して製品化を進めている。

日本ケイデンス・デザイン・システムズ社

= EDA EXPRESS 菰田 浩 =

(2019/03/05 )

 

ページの先頭へ