NEWS

 
メンターグラフィックス
s2c
DTSインサイト
 

Microchipがデータセンター向けSoC開発でCadenceのエミュレータ「Palladium Z2」を採用

2022年1月20日、CadenceはMicrochipによるエミュレータ「Palladium Z2」の採用事例を発表した。

プレスリリース

発表によるとMicrochipは元々Cadenceのエミュレータ「Palladium Z1」のユーザーで、今回上位新製品の「Palladium Z2」に移行した。モチベーションは検証の効率化で対応可能な回路規模が2倍、実行速度が1.5倍に改善された「Palladium Z2」により、データセンター向けの大規模なマルチチップシステムの製品化に成功したという。Maicrochipは「Palladium Z2」と合わせてFPGAプロトタイピング環境「Protium X2」も導入しており、両製品を活用することで検証の作業負荷をフレキシブルに分散できるようになり、FPGAの試作品立ち上げ、ハードウェアおよびソフトウェア統合のデバッグにかかる検証期間を数週間短縮することができたとしている。

日本ケイデンス・デザイン・システムズ社

= EDA EXPRESS 菰田 浩 =

(2022/01/21 )

 

ページの先頭へ